Clock-Signal oder doch nicht?

Clock-Signal oder doch nicht?

Hi Leute

Wie erkennt das Synthesetool im Webpack von Xilinx eigentlich ob es sich bei den Signalen um Clock-Signale handelt oder nicht?

Und kann ich das auch selbst bestimmen?

Danke

Re: Clock-Signal oder doch nicht?

Wenn ein Signal irgendwo mit rising_edge oder 'event abgefragt wird, nimmt das Tool an, dass dies ein Clocksignal ist. Dann kommt es drauf an, woher dieser Clock kommt:

• vom Clockpin, Clockbuffer oder DCM: alles OK
  
• aus normalen I/O-Pin oder Kombinatorik : Warnung / Error