Generate HDL Wahlmöglichkeiten

Was bedeuten die 4 verschiedenen Wahlmöglichkeiten bei "Generate HDL" bei FPGA Advantage?

Single? Through Components, Through Block? Through Root Design?
Kann damit nicht wirklich was anfangen.