VHDL-Forum - Allgemeines

Kann mir einer helfen, bin ratlos (Anfänger)

 Re: Kann mir einer helfen, bin ratlos (Anfänger)

Hallo,

ich hab da mal eine Frage: Hast Du überhaubt Lust dich mit VHDL zu beschäftigen?
Oder ist es ein Muss?

Ich helfe gerne bei Problemlösungen, aber ich mache keine "Haushaufgaben".

Wo ist denn Dein Verständnissproblem bei dem kleinen Programm?



Gruesse,

Michael

Re: Kann mir einer helfen, bin ratlos (Anfänger)

Das sind keine Hausaufgaben oder sonstiges. Ich bin lediglich auf eine Aufgabe im Netz gestossen, die mich interessiert hat. Und da mich nun mal VHDL interessiert und ich mich ein wenig damit beschäftigen wollte, habe ich mich an dieses Forum gewendet. Und nur durch lösen verschiedener Aufgaben kann man zu einem Verständis dieser Sprache kommen. Ich hatte eine Problem und suchte eine Lösung. Und da du gerne bei Problemlösungen hilfst, kannst du mir helfen oder auch nicht. Wie gesagt bin ich Anfänger. Und Anfänger fangen nun mal mit kleinen Aufgaben an. Nun wusste ich nicht was der Unterschied ist, zwischen process (a) und process (a,b). Sowie ich es gelesen habe, wird ein Prozess solange unterbrochen bis ein Wertewechsel zwischen a ODER b vorliegt. So wie es verstehe müsste dann doch das gleiche Ergebniss herauskommen.

Re: Kann mir einer helfen, bin ratlos (Anfänger)

Also,

wenn Du das ganze in Harware implementierst, kommt das selbe raus,
da die sensitivity list "nur für die simulation" andere Ergebnisse liefert.

Das Xilinx Tool "XST" meckert (warning) übrigens wenn man vergisst etwas in die SL zu schreiben.

Schnapp die einfach mal einen Simulator ( z.B. ModelSim oder Active-HDL) und guck was rauskommt.

So kannst Du gleich mal ein bisschen mit einem simulator runspielen. kommst du sowiso nicht dran vorbei wenn du hdl machst.

Bin momentan etwas im stress, da ich am 1.3. Vater geworden bin.

Gruesse,

Michael

Re: Kann mir einer helfen, bin ratlos (Anfänger)

Ich hab da auch gleich mal ne Frage...dazu!


Man kann doch unter der dem ARCHITECTURE-Kopf gar keine Variablen deklarieren!?

In VHDL-Kompakt steht zumindest unter "variable declaration", dass das nur in PROCEDURE und PROCESS funktionert!

MfG Bogomil

Re: Kann mir einer helfen, bin ratlos (Anfänger)

Hi,

Du solltest Dir anschauen, wie die Sensitivity-Listen in VHDL funktionieren.

Ein Prozess wird genau dann ausgeführt, wenn sich eines der Signale in der Sensitivity-Liste ändert.

Also wenn b nicht in der Sensitivity-Liste drinsteht, wird der Prozess auch nicht ausgeführt, wenn sich b ändert, daher verhalten sich die beiden unterschiedlich.

Schöne Grüße