VHDL-Forum
-
Allgemeines
Taktrückgewinnung mittels PLL
Taktrückgewinnung mittels PLL
Wie lässt sich mittels PLL eine Taktrückgewinnung im FPGA realisieren?