VHDL-Forum
-
Anfänger
Fehler bei Signal Synthese