Funktionsplan in VHDL übersetzen