Taktoptimierung Spartan3
Hallo,
ich benutze einen Spartan 3 von Xilinx. Ich hab herausgefunden, dass es spezielle Taktpfade innerhalb des Chips gibt, die f+r Taktsignale optimiert sind. Allerdings hab ich nirgends finden können, wie ich einen Takt auf so einen Pfad lege.
manchmal merkt der Compiler selbst, dass es sich um ein Taktsignal handelt. Allerdings teile ich das Taktsignal nach einer PLL (DCM) nochmals herunter und nun wird dies nur als normales Signal behandelt. Gibt es in VHDL vielleicht spezielle Schlüsselwörter für sowas?
Viele Grüße,
Steve