VHDL-Forum - Syntax

implizite Prozesse

implizite Prozesse

Hallo,

ich hab da mal eine Frage zu impliziten Prozessen. Und zwar sehen ja Signalzuweisungen so aus: signal <= ausdruck. Und wenn solche Signalzuweisungen ausserhalb eines Prozesses stehen, handelt es sich um implizite Prozesse, richtig?
Bspw. wird a <= b xor c when z = '1' else '0';
zu: process(b,c,z) is
begin
if z = '1' then
a <= b xor c;
else
a <= '0';
end if;
end process;

Wie ist das denn nun aber bei einer solchen Signalzuweisung:
s <= '1' after 10 ns, '0' after 20 ns; ???

MfG
Ooorndt

Re: implizite Prozesse

Ah, vllt wird das "after xy ns" mit einem "wait for" realisiert? Aus der Signalzuweisung würde dann der Prozess:
process
begin
wait for 10 ns;
s <= '1';
wait for 20 ns;
s <= '0';
wait
end process;

gemacht werden.

Richtig? Wäre schön wenn mir das jemand bestätigen würde.

MfG
Ooorndt